快速發布采購 管理采購信息

ADS5231是雙,12位,40MSPS,+3.3V 模數轉換器

時間:2020-1-16, 來源:互聯網, 文章類別:元器件知識庫

特征

單電源+3.3V;高信噪比:70.7dBFS,fIN=5MHz;總功耗:內部參考:321mW;外部參考:285mW;內部或外部參考;±低DNL:0.3LSB;靈活的輸入范圍:1.5 VPP至2VPP;TQFP-64包。

應用

通信中頻處理;通信基站;試驗設備;醫學影像學;視頻數字化;CCD數字化。

說明

ADS5231是一種雙高速高動態范圍12位流水線模數轉換器(ADC)。該轉換器包括一個高帶寬采樣保持放大器,其具有高達或超過奈奎斯特速率的優良雜散性能。采樣保持放大器和ADC電路的差分特性使偶數階諧波最小化,并提供出色的共模噪聲抗擾性。

ADS5231提供設置轉換器的滿標度范圍,而無需任何外部參考電路。內部參考可以被禁用,允許在多信道系統中使用低驅動、外部參考來改進跟蹤。

ADS5231提供了一個超范圍指示標志,用于指示超出轉換器滿標度輸入范圍的輸入信號。此標志可用于降低前端增益控制電路的增益。還有一個輸出使能引腳,以便在印刷電路板(PCB)上進行多路復用和測試。

ADS5231采用數字糾錯技術,為要求苛刻的成像應用提供出色的差分線性度。ADS5231在TQFP-64軟件包中提供。

規范的定義

模擬帶寬

模擬輸入頻率,在該頻率下,基頻的譜功率(由FFT分析確定)降低3dB。

孔徑延遲

輸入采樣時鐘上升沿與采樣發生的實際時間之間的時間延遲。

孔徑不確定度(抖動)

孔徑延遲的采樣-采樣變化。

時鐘占空比

脈沖寬度高是ADCLK脈沖保持邏輯“1”狀態以達到額定性能的最小時間量。脈沖寬度低是ADCLK脈沖應保持低狀態的最短時間(邏輯“0”)。在給定的時鐘速率下,這些規范定義了可接受的時鐘占空比。

微分非線性(DNL)

理想的ADC顯示的代碼轉換正好是1 LSB間隔。DNL是數字輸出處任何單個LSB轉換與模擬輸入處理想1lsb步進的偏差。如果設備聲稱沒有丟失的代碼,則意味著所有可能的代碼(對于12位轉換器,4096個代碼)都存在于整個工作范圍內。

有效位數(ENOB)

與基于量化噪聲的理論極限相比,ENOB是衡量轉換器性能的一個指標。

積分非線性(INL)

INL是傳遞函數與參考線之間的偏差,該參考線以1lsb的分數測量,使用由最小二乘曲線擬合確定的最佳直線或最佳擬合。INL獨立于偏移、增益或量化誤差的影響。

最大轉化率

參數測試的編碼速率執行。這是最大采樣率。提供認證操作。

最小轉換率

這是ADC仍然工作的最小采樣率。

信噪比和失真(SINAD)

SINAD是基波功率(PS)與包括噪聲(PN)和失真(PD)在內的所有其他譜分量功率(但不包括dc)的比值。

當基波的絕對功率用作參考時,SINAD以dBc(dB對載波)為單位給出;當基波的功率外推到轉換器的滿標度范圍時,SINAD以dBFS(dB對滿標度)為單位給出。

信噪比

SNR是基波功率(PS)與噪聲下限功率(PN)之比,不包括直流功率和前八次諧波。

當基波的絕對功率用作參考時,信噪比以dBc(分貝對載波)為單位給出;當基波的功率外推到轉換器的滿標度范圍時,信噪比以dBFS(分貝對滿標度)為單位給出。

無雜散動態范圍

基波功率與其它最高光譜分量(雜散或諧波)的比值。SFDR通常以dBc(dB到載波)為單位給出。

雙音三階互調失真

雙音IMD3是基頻(在頻率f1和f2處)的功率與在頻率2f1-f2或2f2-f1處三階互調失真的最差頻譜分量的功率之比。IMD3以dBc為單位(分貝到載波),當基波的絕對功率用作參考時,IMD3以dBc為單位給出;當基波的功率外推到轉換器的滿標度范圍時,IMD3以dBFS(分貝到滿標度)為單位給出。

執行參數測試時的編碼速率。這是給定操作的最大采樣率。

典型特征

TMIN=-40°C,TMAX=+85°C。典型值為TA=+25°C,時鐘頻率=40MSPS,50%時鐘占空比,AVDD=3.3V,VDRV=3.3V,變壓器耦合輸入,-1dBFS,ISET=56.2kΩ,內部電壓參考,除非另有說明。

應用程序信息

操作理論

ADS5231是一種雙通道、同時采樣的模數轉換器(ADC)。它的低功耗和高采樣率為40MSPS采用先進的低壓CMOS工藝,采用最先進的開關電容流水線結構實現。ADS5231在模擬和數字電源連接的+3.3V電源電壓下工作。每個通道的ADC核心由多位和單位內部流水線級組成。每個級將其數據饋送到數字糾錯邏輯中,確保在12位級別上具有優異的差分線性度和無漏碼。轉換過程由外部時鐘的上升沿啟動。一旦信號被輸入采樣保持放大器捕獲,輸入采樣在流水線級內被順序轉換。此過程導致六個時鐘周期的數據延遲,之后輸出數據可用作12位并行字,以直接偏移二進制(SOB)或二進制二補(BTC)格式編碼。由于公共時鐘控制兩個信道的定時,因此模擬信號被同時采樣。并行端口上的數據也會同時更新。可以使用每個通道的單個數據有效輸出信號來計時進一步的處理。ADS5231的特點是內部參考被修剪以確保高水平的準確性和匹配。內部參考可以被禁用以允許外部參考操作。

輸入配置

ADS5231的模擬輸入由使用開關電容技術實現的差分采樣保持結構組成;見圖18。采樣電路在輸入端由一個低通RC濾波器組成,以濾除可能在輸入端差分耦合的噪聲分量。輸入在兩個4pF電容器上采樣。RLC模型如圖18所示。

輸入驅動程序配置

變壓器耦合接口

如果應用程序需要從單端源進行信號轉換以差分驅動ADS5231,則射頻變壓器可能是一個很好的解決方案。所選變壓器必須有一個中心抽頭,以便施加偏置轉換器輸入所需的共模直流電壓(VCMV)。交流接地中心抽頭將在二次繞組上產生差動信號擺動。考慮一個升壓變壓器,在不引入其他噪聲源的情況下利用信號放大。此外,來自源的信號擺動減小可能導致失真性能的改善。差分輸入配置可提供在寬輸入頻率范圍內實現良好SFDR性能的顯著優點。在這種模式下,ADS5231的輸入端(輸入端和輸入端)都會看到匹配阻抗。

圖19顯示了建議的變壓器耦合接口電路的示意圖。RC低通濾波器的分量值可以根據期望的滾轉頻率進行優化。

帶差動放大器的直流耦合輸入

需要直流耦合差分放大器的應用,例如THS4503,可以是用于驅動ADS5231;此設計如圖20。THS4503放大器很容易單端到差分轉換降低組件成本。

此外,THS4503上的VOCM管腳可以直接連接到ADS5231的共模管腳(CM)上,為轉換器輸入設置必要的偏置電壓。在圖20所示的電路示例中,THS4503被配置為單位增益。如果需要,可以很容易地實現更高的增益好的,通過添加小電容器(如10pF)與反饋電阻并聯以創建低通濾波器。由于THS4503驅動的是電容性負載,所以輸出端的小串聯電阻保證了穩定的工作。關于這一點和THS4503的整體操作的更多細節可以在其產品數據表中找到。一般來說,差分放大器為基帶應用提供了高性能的驅動器解決方案,并且可以根據系統要求選擇其他差分放大器模型。

輸入過電壓恢復

ADS5231支持的差分滿標度輸入范圍為2VPP。對于標稱值VCM(+1.5V),輸入和輸入可以從1V擺動到2V。ADS5231特別設計用于處理4V的過電壓差峰電壓(2.5V和0.5V在和中擺動)。如果輸入共模電壓在過載期間(小于300毫伏)與VCM相差不大,則從過電壓輸入條件恢復的時間預計在三個時鐘周期內。采樣保持級和ADC核心中的所有放大器都是專門為從過載信號中獲得出色恢復而設計的。

參考電路

內部參考

ADS5231正常工作所需的所有偏置電流均使用ISET(引腳60)處的外部電阻器設置,如圖21所示。在ISET上使用56.2kΩ電阻產生約20微安的內部參考電流。該電流在內部鏡像,以產生內部塊的偏置電流。當5%的電阻公差足夠時,偏離該電阻值會改變并降低設備性能。例如,在ISET處使用更大的外部電阻可以降低參考偏置電流,從而降低器件的工作功率。

作為內部參考電路的一部分,ADS5231在引腳52、CM處提供共模電壓輸出。該共模電壓通常為+1.5V。雖然這與ADC管道核心內部使用的共模電壓相似,但CM引腳有一個獨立的緩沖放大器,它可以向外部電路輸送高達±2mA的電流,以實現適當的輸入信號電平偏移和偏壓。為了獲得最佳的動態性能,模擬輸入應偏向建議的共模電壓(1.5V)。雖然良好的性能可以在一定的CM范圍內保持,但較大的偏差可能會損害設備性能,也可能對過載恢復行為產生負面影響。使用內部參考模式需要將INT/EXT管腳強制調高,如圖21所示。

ADS5231需要在參考引腳REFT和REFB上進行固態高頻旁路;見圖21。使用陶瓷0.1μF電容器(尺寸0603或更小),盡可能靠近管腳。

外部參照

ADS5231還支持使用外部參考電壓。外部參考電壓模式包括在REFT(引腳53)處應用外部頂部參考電壓和在REFB(引腳54)處應用底部參考電壓。將ADS5231設置為外部參考模式還需要將INT/EXT引腳設置為低。在這種模式下,內部參考緩沖區是三態的。由于兩個ADC通道的開關電流來自外部強制基準,因此設備性能可能略低于使用內部基準時的性能。應注意的是,在外部參考模式下,VCM和ISET繼續由內部帶隙電壓產生,因為它們處于內部參考模式。因此,重要的是確保外部強制參考電壓的共模電壓與VCM的50mV(+1.5VDC)范圍內匹配。

外部參考電路必須設計為驅動REFT和REFB引腳之間的內部參考阻抗。為了確定驅動要求,考慮外部參考電路需要提供至少1毫安的平均開關電流。這種動態開關電流取決于實際的器件采樣率和信號電平。只要外部上參考電壓值保持在+1.875V至+2.0V的范圍內,外部下參考電壓保持在+1.0V至+1.125V的范圍內,外部參考電壓就可以變化。因此,滿標度輸入范圍可以設置在1.5VPP至2VPP之間(FSR=2x[REFT–REFB])。

時鐘輸入

保持良好的信噪比。在中頻采樣應用中,這個條件尤其重要;例如,采樣頻率低于輸入頻率(欠采樣)。以下公式可用于計算給定輸入頻率和時鐘抖動(tJA,psRMS)下可實現的信噪比:

如果采樣時鐘速率下降到約2MSPS的極限以下,ADS523將進入掉電模式。如果采樣率高于此閾值,ADS5231將自動恢復正常工作。

鎖相環控制

ADS5231具有默認啟用的內部PLL。鎖相環實現了廣泛的時鐘占空比。在占空比高達40%-60%的情況下可獲得良好的性能,盡管確保的電氣規范假定占空比在45%-55%之間。鎖相環自動將最小工作頻率限制在20MSPS。對于低于20MSPS的操作,可通過串行接口編程內部寄存器來禁用PLL。禁用PLL后,時鐘速度可以降到2MSPS。在禁用PLL的情況下,時鐘占空比需要限制在接近50%的范圍內。

輸出信息

ADS5231為兩個通道提供12個數據輸出(D11至D0,其中D11為MSB,D0為LSB)、數據有效輸出(分別為DVA、DVB、引腳26和引腳22)和單獨的超范圍指示器輸出引腳(分別為OVRA/OVRB、引腳39和引腳9)。

ADS5231的輸出電路被設計成最小化由數據交換的瞬態產生的噪聲,特別是它與ADC模擬電路的耦合。

數據輸出格式(MSBI)

ADS5231提供兩種數據輸出格式:直接偏移二進制碼(SOB)或二進制二補碼(BTC)。輸出編碼的選擇由MSBI(引腳41)控制。由于MSBI管腳具有內部下拉式菜單,ADS5231將使用SOB代碼作為默認設置。強制將MSBI pin設置為高將啟用BTC編碼。這兩個代碼結構是相同的,只是MSB被反轉為BTC格式;如表1所示。

輸出啟用(OE)

ADS5231的數字輸出可以設置為高阻抗(三態),執行輸出啟用引腳、OEA(引腳42)和OEB(引腳6)。內部下拉菜單將輸出配置為啟用模式,以便正常運行。施加邏輯高電壓將禁用輸出。請注意,OE函數不是設計為動態操作(即作為快速多路復用器),因為它可能導致損壞的轉換結果。參考電氣特性表,觀察指定的三態啟用和禁用時間。

超量程指示器(OVR)

范圍。如果應用的信號超過滿標度范圍,則將變為高。應注意,每個OVR輸出隨對應于特定采樣模擬輸入電壓的數據輸出一起更新。因此,OVR狀態受到與數字數據相同的管道延遲(六個時鐘周期)。

輸出負荷

建議數據輸出線上的電容負載盡可能低,最好低于15pF。隨著數字輸出的變化,較高的電容負載將導致較大的動態電流。這種高電流浪涌會反饋到ADS5231的模擬部分,并對設備性能產生不利影響。如有必要,可使用靠近轉換器輸出引腳的外部緩沖器或鎖存器來最小化電容負載。

串行接口

ADS5231有一個串行接口,可用于編程內部寄存器。如果SEL連接到0,則串行接口被禁用。

當串行接口被啟用時,SEL提供復位信號的功能。在電源穩定后,有必要在SEL上給設備一個低脈沖。這將導致所有內部寄存器重置為其默認值0(非活動)。如果沒有復位,寄存器可能在通電時處于非默認狀態。這種情況可能導致設備故障。

斷電模式

ADS5231有一個斷電插腳STPD(插腳45)。在正常操作期間,設備的內部下拉處于默認模式。強制將STPD pin設置為高會導致設備進入斷電模式。在斷電模式下,參考和時鐘電路以及所有通道都斷電。設備功耗降至90兆瓦以下。如前所述,如果時鐘速度低于2MSPS,ADS5231也進入斷電模式(參見時鐘輸入部分)。

當STPD被拉高時,驅動REFT和REFB的內部緩沖器被三態化,輸出被強制達到大約等于AVDD上電壓一半的電壓。從斷電模式恢復的速度取決于REFT和REFB管腳上的外部電容值。

對于REFT和REFB上小于1μF的電容,參考電壓在小于500μs的時間內穩定在其穩態值的1%以內。啟用時,兩個通道中的任何一個也可以通過串行接口選擇性斷電。

ADS5231還有一個內部電路,用于監測停止時鐘的狀態。如果ADCLK停止時間超過250ns,或者其運行速度低于2MHz,則此監控電路會生成一個邏輯信號,使設備處于部分斷電狀態。結果,當CLK停止時,設備的功耗降低。從這樣的部分斷電恢復大約需要100μs。這個限制在表2中描述。

布局與解耦

注意事項

正確的接地和旁路、短引線長度和接地平面的使用對于高頻設計特別重要。使用快速采樣轉換器(如ADS5231)實現最佳性能需要仔細注意印刷電路板(PCB)布局,以盡量減少板寄生的影響并優化組件放置。通常是多層板確保最佳結果,并允許方便組件放置。

ADS5231應視為模擬元件,電源插腳應連接至干凈的模擬電源。這種布局確保了最一致的性能結果,因為數字電源通常攜帶高水平的開關噪聲,這可能耦合到轉換器和降低設備性能。如前所述,輸出緩沖器電源引腳(VDRV)也應連接到低噪聲電源。相鄰數字電路的電源可能攜帶大量的電流瞬變。在連接到轉換器的VDRV引腳之前,應過濾電源電壓。所有接地引腳應直接連接到模擬接地。

由于其高采樣頻率ADS5231產生的高頻電流瞬變和噪聲(時鐘饋通)反饋到電源線和參考線。如果沒有經過足夠的旁路,這個饋通增加了噪音轉換過程。所有AVDD引腳可能繞過0.1μF陶瓷芯片電容器(尺寸0603或更小)。也可以采用類似的方法在輸出緩沖供應管腳上。為了最小化引線和跟蹤電感電容器應盡可能靠近電源引腳。如果允許雙面組件安裝,最好將其直接放置在包裝下。此外,在較低頻率下有效的較大雙極去耦電容器(2.2μF至10μF)也可用于主電源引腳。它們可以被放置在ADC附近(<0.5)的PCB上。

如果ADS5231的模擬輸入被驅動不同的是,優化朝向高度對稱的布局。微小的記錄道長度差異可能會產生相移,從而影響良好的失真性能。因此,使用兩個單運算放大器而不是一個雙放大器,可以實現更對稱的布局和更好的寄生電容匹配。ADS5231四邊形扁平封裝的管腳方向采用直通式設計,模擬輸入端位于封裝的一側,而數字輸出端位于封裝的另一側。這種設計在模擬和數字連接之間提供了良好的物理隔離。在設計布局時,重要的是將模擬信號軌跡與任何數字線路分開以防止噪聲耦合到模擬部分。單端時鐘線必須短,不應與任何其他信號線交叉。

數字輸出上的短路痕跡將最小化電容負載。跟蹤長度應為緊靠接收門(<2“),只有一個連接到一個數字輸出的CMOS門。














技術文章分類
相關技術文章
色播五月 开心播播网 成人伦理 免费成人 激情五月